上一期，小枣君先容了晶圆的制备历程（皆集）。

硅锭和晶圆

今天，咱们连接往下讲，说说芯片（晶粒）的制作历程。

这个关节，是芯片制造过程中最难的部分。我尽量讲得阳春白雪一些，也但愿环球能耐性看完。

█ 氧化

开头，在切割和抛光后的晶圆上，咱们要先作念一层氧化。

氧化的目的，是在脆弱的晶圆名义，形成一层保护膜（氧化层）。氧化层不错防御晶圆受到化学杂质、走电流和刻蚀等影响。

氧化的工艺，包括热氧化法、等离子体增强化学气相千里积法（PECVD）、电化学阳极氧化等。

其中，最常用的是热氧化法，即在800~1200°C的高温下，形成一层薄而均匀的二氧化硅层。

字据氧化时所使用的气体，氧化也分为干法氧化和湿法氧化。

干法氧化，通过输入纯氧，使其在晶圆名义流动，从硅进行反馈，形成二氧化硅层。湿法氧化，是同期使用氧气和高溶化度的水蒸气。

干法氧化的速率慢，但形成的氧化层很薄，况兼紧密。湿法氧化的速率快，但保护层相对较厚，且密度较低。

刻下，干法氧化是半导体制造中的主流本事。湿法氧化更多用于非重要层或特定厚膜需求场景。

█ 光刻（涂胶、前烘、曝光、后烘、显影）

接下来，终于到了最最最高大的关节——光刻。

咱们这几年一直耿耿在怀被"卡脖子"的光刻机，就和这个关节连络。

所谓"光刻"，其实简单来说，即是像印刷机同样，把芯片电路图给"刻"在晶圆上。

光刻不错分为涂胶、曝光、显影三个主要纪律。咱们逐个来看。

开头，是涂胶。

这个胶，叫作念光刻胶，有时候也叫光阻，是一种光敏材料。

光刻胶有两种类型：正胶和负胶。

正胶，被特定的光束照耀（曝光）之后，分子结构会发生变化，变得容易溶化。负胶，碰巧相悖，被照耀之后，会变得难以溶化。大部分情况，用正胶。

涂胶时，先让晶圆在1000~5000RPM的速率下旋转。然后，将光刻胶一丝倒在晶圆的中心。光刻胶会因为离心力的作用，冉冉扩散到总共晶圆的名义，形成一层1到200微米厚的均匀涂层。

涂胶

值得一提的是，光刻胶亦然一个本事含量很高的材料。国内使用的大部分光刻胶都来自日本。

涂胶完成后，会对晶圆进行软烤加热，让光刻胶略微固化一些。这个纪律叫"前烘"。

接着，该光刻机登场了，要进行曝光。

将晶圆放入光刻机，同期，也将掩模放入光刻机。

掩模，全名叫光刻掩膜版，也叫光阻，英文名mask。它是光刻工艺的中枢，亦然芯片瞎想阶段的高大输出物。（后续，小枣君会特意先容芯片瞎想阶段。）

掩模是一块带有不透明材料（如铬）图案层的玻璃或石英板。上头的图案，其实即是芯片的蓝图，也即是集成电路幅员。

掩模

在光刻机中，晶圆和掩模都被精确固定。然后，光刻机的很是光源（汞蒸气灯或准分子激光器）会发出光束（紫外线），光束融会过掩模版的镂空部分，以及多层透镜（将光进行会聚），最终投射到晶圆的一小块面积上。

精细的电路图案，就这样"投影"在晶圆上。

以正性光刻胶为例，被照耀位置的光刻胶，会变得容易溶化。未被照耀的光刻胶，则毫发无损。

固定晶圆和掩模的机械位不断地出动，光束不断地照耀。最终，在总共晶圆上，完成数十个至数百个芯片的电路"绘画"。

光刻机使命过程

硅片从光刻机出来后，还要履历一次加热烘焙的过程（120~180℃的环境下，烘焙20分钟），简称后烘。

后烘的目的，是让光刻胶中的光化学反馈充分完成，弥补曝光强度不及的问题。同期，后烘还能减少光刻胶显影后，因为驻波效应产生的一圈圈纹路。

接下来，是显影。

曝光之后，将晶圆浸泡在显影溶液中。显影溶液会去除被照耀过的光刻胶（正胶），走漏图案。

然后，对晶圆进行冲洗并干燥，就未必留住一个精确的电路图案了。

█ 对于光刻机

这里插一段，特意说说这个光刻机。

传统的光刻本事，时时使用深紫外光（DUV）行动光源，波长约莫在193nm（纳米）。光波的波长，截止了光刻工艺中最小可制造的特征尺寸（即折柳率极限）。跟着芯片制程的连续演进，传统的DUV光刻本事，冉冉无法心仪要求。

于是，就有了EUV光刻机。

EUV光刻机使用极紫外光（Extreme Ultra-Violet，EUV）行动光源，波长仅为13.5nm，远远小于DUV。这使得EUV光刻未必创建更小的特征尺寸，心仪先进芯片制程（如7nm、5nm、3nm）的制造需求。

EUV光刻对光束的集会度要求极为严格，工艺精度要求也相配变态。举例，EUV光刻机用于反射的镜子长度为30cm（厘米），名义搬动不得逾越0.3nm（纳米）。罕见于修一条从北京到上海的铁轨，要求铁轨的搬动不成逾越1mm。

极高的本事盘算推算要求，使得EUV光刻机的制造变得相配相配繁难。全球范畴内未必研发和制造EUV光刻机的企业历历。而居于开头地位的，即是大名鼎鼎的荷兰ASML（阿斯麦）公司。

字据ASML知道的信息，每一台EUV光刻机，领有10万个零件、4万个螺栓、3千条电线、2公里长软管。EUV光刻机内部的绝大多数零件，都是来自各个国度的起初进居品，举例好意思国的光栅、德国的镜头、瑞典的轴承、法国的阀件等。

单台EUV光刻机的造价高达1亿好意思元，分量则为180吨。每次运载，要动用40个货柜、20辆卡车，每次运载需要3架劣货机才能运完。每次安设调试，也需要至少一年的时期。

ASML的EUV光刻机产量，一年最高也惟有30部，况兼还不愿卖给咱们。总共芯片产业内部，"卡脖子"最严重的，即是这个EUV光刻机。

█ 刻蚀

好了，连接聊芯片制造历程。

当今，图案固然是显现出来了，但咱们仅仅去掉了一部分的光刻胶。咱们委果要去掉的，是底下的氧化层（未被光刻胶保护的那部分）。

也即是说，咱们还要连接往下"造穴"。

这时要接纳的工艺，即是刻蚀。

刻蚀工艺分为湿法刻蚀和干法刻蚀两种。

湿法刻蚀，是将晶圆片浸入到含有特定化学剂的液体溶液中，哄骗化学反馈来溶化掉未被光刻胶保护的半导体结构（氧化膜）。

干法刻蚀，是使用等离子体或者离子束等来对晶圆片进行轰击，将未被保护的半导体结构去除。

刻蚀工艺中，有两个观点需要慈祥。一是各向同性（各向异性），二是遴荐比。

如上图所示，湿法刻蚀的时候，会朝各个想法进行刻蚀，这就叫"各向同性"。而干法刻蚀，只朝垂直想法进行刻蚀，叫"各向异性"。显着后者更好。

刻蚀的时候，既刻蚀了氧化层，也刻蚀了光刻胶。在合并刻蚀条目下，光刻胶的刻蚀速率与被刻蚀材料（氧化层）的刻蚀速率之比，即是遴荐比。显着，咱们需要尽可能少刻蚀光刻胶，多刻蚀氧化层。

刻下，干法刻蚀占据了主导地位，是业界的优先遴荐。

因为干法刻蚀具有更强的保真性。而湿法刻蚀的想法难以适度。在雷同3nm这样的先进制程中，容易导致线宽减小，以致损坏电路，进而镌汰芯片品质。

█ 掺杂（离子注入）

好啦，"造穴"的工艺，先容完毕。

此时的晶圆名义，依然被刻出了各类各样的沟槽和图形。

接下来，咱们再来望望掺杂工艺。

之前先容芯片基础学问（半导体芯片，到底是若何使命的？）的时候，小枣君提过，晶体管是芯片的基本构成单位。而每一个晶体管，都是基于PN结。如下图（MOSFET晶体管，NPN）所示，包括了P阱、N阱、沟说念、栅极，等等。

前边的光刻和刻蚀，咱们仅仅挖了洞。接下来，咱们要基于这些洞，构造出P阱、N阱。

纯硅自身是不导电的，咱们需要让不导电的纯硅成为半导体，就势必需要向硅内掺入一些杂质（称为掺杂剂），改换它的电学特质。

举例，向硅材料内掺入磷、锑和砷，就不错获取N阱。掺入硼、铝、镓和铟，就不错获取P阱。

N是有解放电子的。P有好多空穴，也有一丝的解放电子。通过在通说念上加一个栅极，加一个电压，不错诱骗P内部的电子，形成一个电子的通说念（沟说念）。在两个N加电压，NPN之间就形成了电流。

如下图所示：

图中，底下即是P阱衬底。两个洞是N阱。

也即是说，作念这个NPN晶体管时，在最运转氧化之前，就依然接纳了离子注入，先把衬底作念了硼元素（含一丝磷元素）掺杂，变成了P阱衬底。（为了粗浅阅读，这个纪律我前边没讲。）

当今，造穴的部分，就不错作念磷元素掺杂，变成N阱。

环球看懂了没？掺杂的目的，即是创造PN结，创造晶体管。

掺杂，包括热扩散（Diffusion）和离子注入（Implant）两种工艺。因为热扩短工艺因其难以好意思满遴荐性扩散，是以，除特定需求除外，刻下大部分都是使用离子注入工艺。

离子注入，即是用高能粒子束，将杂憨径直射入到硅片中。

离子源基本上都是注入气体（因为粗浅操作），举例磷烷（PH3）或者三氟化硼（BF3）。气体通过离化反馈室时，被高速电子撞击，气体分子的电子被撞飞，变成离子景象。

此时的离子因素相比复杂，包括硼离子、氟离子等。就要通过质谱分析仪，构建磁场，让离子发生偏转，把需要的离子挑出来（不同的离子，偏转角度不同样），然后撞到晶圆上，完成离子注入。

离子注入机的构造

（来源：《半导体制造本事导论》）

此时，二氧化硅层（氧化层）就变成了离子注入的遏制层。

离子注入之后，需要将硅名义加热到900℃，进行退火。

退火，不错让注入的掺杂离子进一步均匀扩散到硅片中。同期，也不错缔造离子注入对晶圆变成的挫伤（离子注入时，会破碎硅衬底的晶格）。

█ 薄膜千里积

前边说了那么多，咱们都是在"造穴"。接下来，咱们要运转"盖楼"。

咱们先看一个制品芯片的架构图（局部示例）：

环球会发现，这是一个相配复杂的立体结构。它有好多好多的层级，有点像大楼，也有点像复杂的立体交通网。

在这个架构的最底下，即是咱们前边费事打造的硅衬底，也即是基底。

行动芯片大厦的初级，衬底必须有很好的热踏实性和机械性能，还需要起到一定的电学阻遏作用，防骚扰。

衬底上，是无数的晶体管主体部分。在衬底的表层，是无数的中枢元件，举例晶体管的源极、漏极和沟说念等重要部分。

FinFET晶体管（鳍式晶体管）

晶体管的栅极，主要接纳的是"多晶硅层"。因为多晶硅材料具有更好的导电性和踏实性，适合适度晶体管的开关态。晶体管的源极、漏极、栅极的伙同金属，时时是钨。

再往上，咱们就需要构建无数的说念路（电路），把这些晶体管伙同起来，构成复杂的功能电路。

作念这个伙同电路，天然是金属相比合适。是以，主要用的是铜等金属材料。咱们姑且将这层，叫作念金属互连层。

透彻是金属，天然容易短路。是以，也需要一些绝缘层（膜），把电路阻遏开。

在芯片的最上头，一般还要加一个钝化层。钝化层主要证实保护作用，防御外界（如水汽、杂质等）的混浊、氧化和机械挫伤。

那么，这样多层，到底是若何搭建起来的呢？

谜底即是薄膜千里积。

这一层又一层的架构，其实即是一层又一层的薄膜（厚度在次微米到纳米级之间）。有的是薄金属（导电）膜，有的是介电（绝缘）膜。创造这些膜的工艺，即是千里积。

千里积包括化学气相千里积（CVD）、物理气相千里积（PVD）和原子层千里积（ALD）。

化学气相千里积 (CVD) 是通过化学反馈，生成固态物资，千里积到晶圆上，形成薄膜。它常用来千里积二氧化硅、氮化硅等绝缘薄膜（层）。

化学气相千里积示例

化学气相千里积 (CVD) 的种类相配多。等离子体增强化学气相千里积（PECVD，前边说氧化的时候，也提到它），是借助等离子体产生反馈气体的一种先进化学气相千里积纪律。

这种纪律镌汰了反馈温度，因此相配适合对温度明锐的结构。使用等离子体还不错减少千里积次数，往往不错带来更高质料的薄膜。

物理气相千里积 (PVD) 是一种物理过程。

在真空环境中，氩离子被加快撞击靶材，导致靶材原子被溅射出来，并以雪片状千里积在晶圆名义，形成薄膜，这即是物理气相千里积。它常用来千里积金属薄膜（层），好意思满电气伙同。

溅射千里积示例

通过薄膜千里积本事（如PVD溅射、电镀）形成金属层（如铜、铝）的过程，业内也叫作念金属化，或者金属互连。

金属互连包括铝互联和铜互连。铜的电阻更低，可靠性更高（更能抵牾电迁徙），是以当今是主流遴荐。

原子层千里积（ALD），是一种不错将物资以单原子膜花式一层一层的镀在基底名义的纪律，和平素化学千里积有一些相似。

原子层千里积是轮流千里积。它先作念一次化学千里积，然后用惰性气体冲掉剩余气体，再通入第二种气体，与吸附在基体名义的第一种气体发生化学反馈。生成涂层。如斯反复，每次反馈只千里积一层原子。

这种花式的优点横暴常精确。它不错通过适度千里积周期的次数，好意思满薄膜厚度的精确适度。

█ 清洗和抛光

在进行光刻、刻蚀、千里积等工艺的过程中，需要反反复复地进行清洗和抛光。

清洗，接纳的是高纯度化学溶液，目的是移除其名义残留的杂质和混浊物，确保后续工艺的白嫩度。

抛光，是摈斥晶圆名义的搬动和缺陷，普及光刻的精度和金属互联的可靠性，从而好意思满更高密度更小尺寸的集成电路瞎想和制造。

上期先容晶圆制备的时候，咱们提到过CMP（化学机械平坦化），也即是接纳化学腐蚀、机械研磨相结合的花式，对晶圆名义进行磨抛，好意思满名义平坦化。

要是莫得CMP过程，这个大厦即是一个"歪楼"。后续工艺都没办法进行，作念出来的芯片也无法保证品质。

图片来源：蚁集

█ 反复轮回

前边说了，芯片包括几十以致上百层。

事实上，每一层的搭建，其实即是光刻、蚀刻、千里积、清洗、CMP的反复轮回。

如底下的gif动图所示：

慢动作领悟：

环球都看明白了没？

经过N次的反复轮回，芯片这栋大楼，终于"封顶"啦。撒花！撒花！

别欢笑得太早！"封顶"之后，还有好多"善后"工艺呢！

█ 针测（探针测试）

经过前边的工序之后，晶圆上形成了一个个的方形小格，也即是晶粒（Die）。

"Die"这个词，环球第一次看到可能会相比惊诧，这不是"死"的有趣嘛。

但本色上，它和"死"不高大。这个"Die"，源自德语"Drahtzug"（拉丝工艺），或与切割动作"Diced"关系。也有说法称，早期的半导体工程师，会用"Die"形色晶圆上切割出的独处单位，如同硬币模具。

大厦封顶，第一件事情，天然是测试。

测试是为了磨真金不怕火半导体芯片的质料是否达到尺度。那些测试不对格的晶粒，不会参预封装纪律，有助于节俭资本和时期。

电子管芯分选（EDS）是一种针对晶圆的测试纪律，时时候为五步，具体如下：

第一步，电气参数监控（EPM）。

EPM会对芯片的每个器件（包括晶体管、电容器和二极管）进行测试，确保其电气参数达标。EPM提供的电气特质数据测试末端，将被用于改善工艺效果和居品质能（并非检测不良居品）。

第二步，晶圆老化测试。

将晶圆置于一定的温度和电压下进行测试，不错找出那些可能发生早期缺陷的居品。

第三步，针测（Chip Probing）。

此时的芯片，因为还莫得切割和封装，其管脚（或称为垫片）是径直露馅在外的。

是以，针测，即是哄骗精密的探针台和探针卡，伙同芯片管脚与自动化测试斥地（ATE）。

ATE会施加预定的测试信号，查抄芯片是否合适预设的性能尺度，如使命电压、电流耗尽、信号时序以及特定功能的正如实验。针测还不错进行电性测试（检测短路、断路、走电等缺陷），以及温度、速率和绽放测试。

第四步，修补。

没错，有些不良芯片是不错缔造的，只需替换掉其中存在问题的元件即可。

第五步，点墨。

未能通过测试的晶粒，需要加上标志。昔时，咱们需要用很是墨水标志有缺陷的芯片，保证它们用肉眼即可识别。如今，由系统字据测试数据值，自动进行分拣。

测试之后，芯片制造的前说念工艺，就沿途完成啦。能坚捏看到这里的，都是真爱啊！

转头一下总共过程，如下图所示：

下一期九游体育app娱乐，咱们就要先容后说念工艺。也即是若何把芯片给切割下来，进行封装和测试，并最终发货出去。